

Digital Electronics & VLSI — PSI/GPSC (Wireless, Class-2/3)

Revision Notes

હેતુ: આ notes ફક્ત Exam-oriented છે — લાંબા explanations કાઢી, ફક્ત Definitions, Formulas, Tables, Tricks અને Important Points રાખ્યા છે. દરેક topic ના અંતે 🎯 Exam Focus Points આપેલા છે.

Topic ક્રમ (Index)

1. Binary Number System
2. Logic Gates & Logic Families
3. Boolean Algebra
4. K-Map Simplification
5. Combinational Circuits
6. Flip-Flops
7. Registers & Counters
8. Memory (RAM/ROM)
9. PLA + ADC/DAC
10. VLSI Design Introduction
11. MOS Transistor & Inverters
12. Combinational & Sequential MOS Circuits
13. FPGA
14. VHDL Introduction
15. Current Affairs (Chapter-linked)

1 Binary Number System

System	Base	Digits
Binary	2	0,1
Octal	8	0-7
Decimal	10	0-9
Hex	16	0-9, A-F

Binary જ કેમ? → Digital circuit ફક્ત 2 states (ON/OFF) સમજે → Reliable + Simple + Boolean logic સાથે direct match.

Positional Value Formula: $N = \sum d_i \times (\text{Base})^i$

- Binary→Decimal:** દરેક bit $\times 2^{\text{ની power}}$, ઉમેરો. $(1101 = 8+4+0+1 = 13)$
- Decimal→Binary:** 2 વડે Repeated Division, Remainder નીચેથી ઉપર વાંચો (Double Dabble)
- Fraction (Decimal→Binary):** 2 વડે Repeated Multiplication, Integer part ઉપરથી નીચે

MSB/LSB: ડાબે=MSB (Most Significant), જમણે=LSB (Least Significant)

1's Complement: બધા bits invert ($0 \leftrightarrow 1$) **2's Complement:** 1's Complement + 1 $\rightarrow$ Negative numbers અને Subtraction=Addition માટે વપરાય **Signed Number:** MSB=0 $\rightarrow$ Positive, MSB=1 $\rightarrow$ Negative

 **Exam Focus:** Binary $\leftrightarrow$ Decimal conversion numerical, 1's/2's Complement numerical, "Binary જ કેમ વપરાય" theory MCQ.

2 Logic Gates & Logic Families

Gate	Expression	Output=1 ક્યારે
AND	$A \cdot B$	બધા input 1
OR	$A + B$	કોઈ એક input 1
NOT	A'	Input 0
NAND	$(A \cdot B)'$	AND સિવાય બધે
NOR	$(A + B)'$	બંને 0 હોય ત્યારે
XOR	$A \oplus B$	Inputs અલગ
XNOR	$(A \oplus B)'$	Inputs સરખા

 **Universal Gates = NAND, NOR** $\rightarrow$ આ બેમાંથી ગમે તે એક વાપરી AND/OR/NOT બધા બનાવી શકાય $\rightarrow$ IC fabrication સસ્તું પડે.

Logic Family Comparison (સૌથી વધુ પુછાય):

Parameter	TTL	CMOS	ECL
Speed	Medium	Medium	સૌથી વધુ
Power	વધારે	સૌથી ઓછો	સૌથી વધારે
Noise Immunity	Medium	સૌથી સારી	ઓછી
Density (VLSI)	ઓછી	સૌથી વધારે	ઓછી
Building Block	BJT	NMOS+PMOS	BJT (no saturation)

Trick: "CMOS = Cheap on Power, Massive On Density" — VLSI નો પાયો CMOS છે.

Parameters: Fan-in (કેટલા input), Fan-out (કેટલા gate જોડાય), Propagation Delay, Power Dissipation, Noise Margin.

 **Exam Focus:** "કઈ family સૌથી ઓછો power વાપરે?" → CMOS. Universal gate theory. Truth table પરથી gate ઓળખવો.

3 Boolean Algebra

Law	Rule
Identity	$A+0=A, A\cdot 1=A$
Null	$A+1=1, A\cdot 0=0$
Idempotent	$A+A=A, A\cdot A=A$
Complement	$A+A'=1, A\cdot A'=0$
Commutative	$A+B=B+A$
Associative	Grouping ફેર ન પડે
Distributive	$A(B+C)=AB+AC$
Absorption	$A+AB=A$
Involution	$(A')'=A$

★ **De Morgan's Theorem (સૌથી વધુ પુછાય):**

$(A+B)' = A' \cdot B'$ ("OR નું complement" = "complements નું AND")
 $(A \cdot B)' = A' + B'$ ("AND નું complement" = "complements નું OR")

Trick: "Break the bar, change the operator" — bar તોડે, $\cdot \leftrightarrow +$ બદલે.

Duality Principle: $+ \leftrightarrow \cdot$, $0 \leftrightarrow 1$ બદલે, variables એમના એમ.

SOP = AND terms ને OR (Minterm based) | **POS** = OR terms ને AND (Maxterm based)

🎯 **Exam Focus:** De Morgan direct apply, Law ની Match, Expression Simplify (numerical), Absorption Law.

4 K-Map Simplification

- Cells = 2^n (2-var=4, 3-var=8, 4-var=16)
- Address **Gray Code** પ્રમાણે (00,01,11,10) — બાયનરી નહીં (પાસપાસેના ખાનામાં ફક્ત 1 bit ફેર)
- Grouping Rules:** Group size = 2 ની ઘાત જ (1,2,4,8,16); મોટું group પહેલા; Overlap ચાલે; Corners/Edges wrap થાય (Rolling)

Group Size	Name	Variable Eliminate
1	Single	0
2	Pair	1
4	Quad	2
8	Octet	3

Rule: જે variable ની value ગ્રુપમાં બદલાય તેને દૂર કરો; જે સરખી રહે તેને જ લખો.

🎯 **Exam Focus:** Group size ઓછામાં ઓછા, ઓછામાં ઓછા gates માટે મોટું group પસંદ કરવું.

5 Combinational Circuits

(Output = ફક્ત Present Input પર આધારિત, Memory નથી)

Circuit	Inputs	Outputs	Expression
Half Adder	A,B	S,C	$S=A\oplus B, C=AB$
Full Adder	A,B,Cin	S,Cout	$S=A\oplus B\oplus Cin, Cout=AB+BCin+ACin$
Half Subtractor	A,B	D,Bo	$D=A\oplus B, Bo=A'B$
Full Subtractor	A,B,Bin	D,Bout	$D=A\oplus B\oplus Bin$
MUX (4×1)	2^n data+n select	1	ઘણામાંથી 1 select
DEMUX (1×4)	1 data+n select	2^n	1 ને ઘણામાં distribute
Encoder (8-3)	2^n	n	Active line→binary code
Decoder (2-4)	n	2^n	Binary code→active line
Comparator	2 nos	>,<=,<	$A>B=AB', A<B=A'B, A=B=XNOR$

Trick: Full Adder = 2 Half Adder + 1 OR Gate **Trick:** MUX↔DEMUX અને Encoder↔Decoder — એકબીજાની ઊલટી (Inverse pairs) **Formula:** n select lines → 2^n inputs select

🔗 **Exam Focus:** Half vs Full Adder expressions, "n select lines→કેટલા inputs" numerical, MUX/DEMUX vs Encoder/Decoder તફાવત.

6 Flip-Flops

(Sequential — Output = Present Input + Past State/Memory)

Latch	Flip-Flop
Level-triggered	Edge-triggered
Asynchronous	Synchronous

FF	Inputs	Equation	Toggle?	ઉપયોગ
SR	S,R	$Q=S+R'Q$	નથી	Basic memory (S=R=1 Invalid)
D	D	$Q=D$	નથી	Data storage, Registers
JK	J,K	$Q=JQ'+K'Q$	J=K=1 પર Toggle	Universal FF
T	T	$Q=T\oplus Q$	T=1 પર ઉમેશ	Counters

Race Around Condition: Level-triggered JK માં $J=K=1$ હોય તો pulse duration દરમિયાન output વારંવાર toggle થાય (unpredictable). **ઉકેલ:** Master-Slave JK Flip-Flop (Master=Clock HIGH પર Data લે, Slave=Clock LOW પર Output આપે — બંને ક્યારેય એકસાથે enable નહીં)

JK = "Universal Flip-Flop" — તેમાંથી SR, D, T બધા બનાવી શકાય.

Conversion Trick: $D \rightarrow SR$: $S=D, R=D'$ | $T \rightarrow JK$: $J=K=T$

🎯 **Exam Focus:** Characteristic equations યાદ, SR ની Invalid state, Race Around Condition + ઉકેલ, JK ને Universal કેમ કહેવાય.

7 Registers & Counters

Shift Register (4 પ્રકાર — Input/Output પદ્ધતિ પ્રમાણે):

Type	Input	Output	ઉપયોગ
SISO	Serial	Serial	Time Delay
SIPO	Serial	Parallel	Serial→Parallel Convert
PISO	Parallel	Serial	Parallel→Serial Convert (USB/UART)
PIPO	Parallel	Parallel	Buffer/Storage

Counter Types:

Ripple (Asynchronous)	Synchronous
દરેક FF ને અલગ clock (પાછલા FF ની output માંથી)	બધા FF ને Common Clock
Propagation Delay વધારે, ધીમો	ઝડપી, VLSI માટે યોગ્ય

Mod-N Counter: N states પછી Reset. Formula: $2^{(n-1)} < N \leq 2^n$ (દા.ત. Mod-10 BCD $\rightarrow$ 4 FF જોઈએ)

Ring vs Johnson Counter:

Ring Counter	Johnson Counter
Direct Feedback ($Q \rightarrow D$)	Complemented Feedback ($Q' \rightarrow D$)
n FF $\rightarrow$ n states	n FF $\rightarrow$ 2n states (વધુ efficient)

Trick: n Flip-Flops $\rightarrow 2^n$ states count થાય (General Counter)

 **Exam Focus:** Ripple vs Synchronous ઢફાવત, SISO/SIPO/PISO/PIPO ઁલેળખ, Ring vs Johnson (n vs 2n), Mod-N FF count numerical.

8 Memory (RAM/ROM)

Volatile (Power જાય→Data જાય) vs Non-Volatile (Data રહે)

SRAM	DRAM
Flip-Flop (6T) આધારિત	Capacitor+Transistor (1T1C)
ઝડપી, Refresh ની જરૂર નથી	ધીમું, Refresh જરૂરી
Costly, ઁલેળી Density	સસ્તું, વધુ Density
Cache Memory	Main Memory (RAM)

ROM Types (Erase પદ્ધતિ પ્રમાણે):

Type	Program	Erase	વખત
MROM	Factory	નહી	0
PROM	1 વાર User	નહી	1
EPROM	User	UV Light	ઘણી વાર (chip કાઢીને)
EEPROM	User	Electrical Signal	ઘણી વાર (in-circuit) — Flash Memory નો પાયો

Memory Capacity Formula: Locations = 2^n (n=Address Lines); Total Size = $2^n \times m$ bits (m=Data Lines)

Memory Hierarchy: Registers → Cache(SRAM) → RAM(DRAM) → Secondary(SSD/HDD)
— [Speed↓, Size↑, Cost↓]

 **Exam Focus:** SRAM vs DRAM (સૌથી common), EPROM(UV) vs EEPROM(Electrical), Memory Capacity numerical (2^n).

9 PLA + ADC/DAC

PLD Comparison:

Device	AND Array	OR Array
PROM	Fixed	Programmable
PAL	Programmable	Fixed
PLA	Programmable	Programmable

DAC:

- **Weighted Resistor** → વધુ Resistor values જોઈએ, Impractical
- **R-2R Ladder** → ફક્ત R, 2R values, સૌથી વધુ વપરાય (VLSI માટે યોગ્ય)
- Formula: $V_{out} = -V_{ref} \times (D/2^n)$

ADC Steps: Sampling → Quantization → Encoding

ADC Type	Speed	Accuracy	ઉપયોગ
Flash	સૌથી ઝડપી	Medium	Video/High-speed
Successive Approximation	Medium	સારું	સૌથી વધુ વપરાય (Microcontroller)
Dual Slope	ધીમું	સૌથી Accurate	Digital Voltmeter
Counter Type	ધીમું	Medium	Basic

Nyquist Theorem: $f_s \geq 2 \times f_{max}$ (Sampling freq $\geq$ 2× Signal max freq)

🔗 **Exam Focus:** PLA vs PAL vs PROM (AND/OR fixed-programmable Match), R-2R Ladder કેમ preferred, Nyquist Formula numerical.

10 Introduction to VLSI Design

Evolution: SSI(1-10) → MSI(10-100) → LSI(100-1000) → VLSI(1000-1M) → ULSI(1M+) transistors/chip

Moore's Law: દર 18-24 મહિને Transistors count Double થાય (Gordon Moore, 1965)

Design Flow: Specification → Architecture → RTL(Verilog/VHDL) → Verification → Synthesis → Physical Design(Layout) → Fabrication → Testing

Fabrication Steps: Wafer Preparation → Oxidation → Photolithography → Doping → Etching → Metallization → Testing & Packaging

Design Approaches:

Approach	નોંધ
Full-Custom	Manual, સૌથી Optimized, Time-consuming
Semi-Custom (Standard Cell)	પહેલેથી બનેલા cells, ઝડપી
Gate Array	Fabricated transistors, ફક્ત Wiring program
FPGA	Fabrication પછી પણ Reconfigure

CMOS = VLSI નો પાયો (Low Power + High Density + Noise Immunity)

🎯 **Exam Focus:** SSI-MSI-LSI-VLSI-ULSI ક્રમ, Moore's Law statement, Fabrication steps ક્રમ, CMOS કેમ Standard.

1 1 MOS Transistor & Inverters

MOSFET Terminals: Source, Drain, Gate, Body/Substrate

NMOS	PMOS
Electrons (વધુ Mobility)	Holes (ઓછી Mobility)
ઝડપી, નાનું	ધીમું, મોટું
Positive Gate Voltage પર ON	Negative Gate Voltage પર ON

Threshold Voltage (Vt): Minimum Gate Voltage જ્યાં Transistor ON થાય.

Operating Regions: Cutoff (OFF, Vgs<Vt) → Triode/Linear (Switch ON) → Saturation (Constant Current, Analog માટે)

CMOS Inverter (સૌથી અગત્યનું): PMOS+NMOS complementary

- Input=0 → PMOS ON, NMOS OFF → Output=1
- Input=1 → PMOS OFF, NMOS ON → Output=0
- બંને ક્યારેય એકસાથે ON નથી → Zero Static Power Dissipation ← VLSI Standard નું મુખ્ય કારણ

Dynamic Power Formula: $P \propto C \times V^2 \times f$ → Voltage ઘટાડવાથી Power સૌથી વધુ ઘટે

🎯 **Exam Focus:** NMOS vs PMOS speed, CMOS Inverter Zero Static Power (સૌથી common theory), Operating Regions, CV^2f formula.

1 2 Combinational & Sequential MOS Circuits

Golden Rule: PMOS Network = NMOS Network $\uparrow$ Dual

- NMOS Series $\leftrightarrow$ PMOS Parallel
- NMOS Parallel $\leftrightarrow$ PMOS Series

Gate	NMOS (Pull-down)	PMOS (Pull-up)
NAND	Series	Parallel
NOR	Parallel	Series

NAND vs NOR: VLSI માં **NAND વધુ preferred** (NMOS mobility વધુ $\rightarrow$ series NMOS ઝડપી/તીવ્ર)

Pass Transistor Logic: Transistor=Simple Switch, પણ "1" pass કરવામાં Voltage Drop (V_t loss)

Transmission Gate (TG): NMOS+PMOS Parallel (complementary control) $\rightarrow$ Full Voltage Swing, No Drop, Bidirectional. TG ની ઉપયોગ MUX, XOR, Latches/FF માં.

Sequential MOS:

- CMOS SR Latch = Cross-coupled NOR/NAND gates
- CMOS D Latch = Transmission Gate આધારિત (Clock=1 $\rightarrow$ Transparent, Clock=0 $\rightarrow$ Hold)
- Master-Slave D FF = 2 D Latches, Opposite clock phases
- **C²MOS (Clocked CMOS)** = Clock-synchronized gates, Power-saving

 **Exam Focus:** NAND/NOR Series-Parallel diagram, PMOS=NMOS Dual ઝેમ, Transmission Gate ફાયદા, NAND VLSI માં preferred ઝેમ.

1 3 FPGA

FPGA = Field Programmable Gate Array — Fabrication પછી પણ User દ્વારા Reprogram શક્ય Reconfigurable IC.

મુખ્ય Blocks:

- **CLB (Configurable Logic Block)** = LUT + Flip-Flops
- **LUT (Look-Up Table)** = Truth Table store કરતી Memory (SRAM)
- **IOB (Input/Output Block)** = External pins સાથે connection
- **Programmable Interconnect** = CLBs વચ્ચે Routing

Programming Technology:

Type	Volatile?	Reprogram
SRAM	Volatile	Unlimited
Antifuse	Non-Volatile	ફક્ત 1 વાર
Flash	Non-Volatile	Multiple

FPGA vs ASIC vs CPLD:

Parameter	FPGA	ASIC	CPLD
Reconfigurable	હા	ના (Fixed)	હા
Dev Time	ઓછો	વધુ	ઓછો
Cost (Low Volume)	ઓછું	વધુ	ઓછું
Cost (Mass Production)	વધુ	ઓછું	Medium
Speed	Medium	સૌથી Fast	Medium
Architecture	LUT-based	Custom	PAL/PLA (Macrocell) based

Rule of thumb: Prototyping/Low-Volume → FPGA | Mass Production → ASIC | Simple Logic → CPLD

🔗 Exam Focus: FPGA vs ASIC (સૌથી common), CLB/IOB/Interconnect ઓળખ, LUT concept, SRAM vs Antifuse vs Flash.

1 4 Introduction to VHDL

VHDL = VHSIC Hardware Description Language (US DoD, 1980's, IEEE 1076)

2 મુખ્ય Parts:

- ENTITY = Interface (Input/Output pins) — "શું દેખાય"
- ARCHITECTURE = Internal Functionality — "અંદર શું થાય"

Port Modes: IN, OUT, INOUT, BUFFER

Data Types: BIT (0/1 જ), STD_LOGIC (0,1,Z,X પણ — સૌથી વધુ વપરાય), STD_LOGIC_VECTOR (multi-bit), INTEGER

3 Modeling Styles:

Style	Approach	ક્યારે
Dataflow	Boolean Equations (Concurrent)	સરળ Combinational
Behavioral	Process/IF/CASE	Complex/Sequential
Structural	Component Interconnection	મોડેલ Systems

Design Flow: Code → Simulation → Synthesis → Implementation → Fabrication/Programming

VHDL vs Verilog: VHDL=Strongly Typed (Ada-based) | Verilog=C જેવું, Compact

 **Exam Focus:** Entity vs Architecture, 3 Modeling Styles ઓળખ, STD_LOGIC vs BIT, VHDL Full Form + Origin.

Chapter-linked Current Affairs (2026) — PSI/GPSC Exam માટે

Digital Electronics/VLSI chapter સાથે સંકળાયેલ India-Gujarat semiconductor developments, જે current affairs વિભાગમાં પુછાઈ શકે:

- **Tata Electronics-PSMC Fab, Dholera (Gujarat):** ભારતની પ્રથમ commercial front-end 300mm (12-inch) wafer fabrication facility — 28nm-110nm chips, target production capacity 50,000 wafer starts/month; end-2026 સુધીમાં પ્રથમ production શરૂ થવાની અપેક્ષા; India નું પ્રથમ પૂર્ણ fab 2028 સુધીમાં તૈયાર થવાનું લક્ષ્ય.
- **Tata Electronics-ASML કરાર (16 May 2026):** Gujarat માં India ના પ્રથમ front-end semiconductor fabrication plant માટે Dutch કંપની ASML સાથે કરાર.
- **Kaynes Semicon OSAT, Sanand (Gujarat):** 31 March 2026 ના રોજ inaugurate — Chip testing/packaging, ~6 million chips/day ક્ષમતા; investment ₹3,300 કરોડ.
- **Suchi Semicon, Surat (Gujarat):** OSAT facility, power electronics/analog IC/automotive માટે, ~1,033 million chips/annum ક્ષમતા (5 May 2026 approved).
- **CG Semi OSAT, Sanand:** 15 July 2026 ના રોજ PM મોદી દ્વારા inaugurate.
- **Crystal Matrix Ltd, Dholera:** Compound semiconductor fab + ATMP, Mini/Micro-LED અને GaN foundry services.
- **India Semiconductor Mission (ISM) 2.0:** Feb 2026 launch — 2nm/3nm advanced node focus; Budget 2026-27 માં ₹8,000 કરોડ ફાળવણી (અત્યાર સુધીનું સૌથી મોટું વાર્ષિક outlay).
- **Rajasthan (Bhiwadi) ATMP/OSAT:** 15 May 2026 — ISM બહારની (SPECS scheme હેઠળ) India ની પ્રથમ semiconductor unit.
- **Design Linked Incentive (DLI) Scheme:** Jan 2026 સુધીમાં 24 semiconductor design startups ને support, ~₹430 કરોડ VC funding attract.
- **Overall Status (mid-2026):** ₹1.60 લાખ કરોડ ના 10 project 6 states માં approved; કુલ 13 semiconductor projects 7 states માં (ISM+SPECS હેઠળ).

✦ **Gujarat Focus (PSI/GPSC માટે અગત્યનું):** Dholera અને Sanand, Gujarat ના બે મુખ્ય Semiconductor Hub તરીકે ઉભરી રહ્યા છે — બંને જગ્યાએ Fab + OSAT બંને પ્રકારના units કાર્યરત/નિર્માણાધીન છે.

📌 Overall Quick Revision (Ultra-Short)

- Binary જ કેમ? → 2 states only, reliable, Boolean logic match
- Universal Gates → NAND, NOR
- De Morgan → bar તોડો, operator બદલો
- Full Adder = 2 Half Adder + OR Gate
- JK FF = Universal, J=K=1→Toggle; Race Around → Master-Slave ઉકેલ
- SRAM=Cache(fast, costly) | DRAM=Main(refresh, cheap)
- EPROM=UV Erase | EEPROM=Electrical Erase
- CMOS Inverter = Zero Static Power (PMOS/NMOS ક્યારેય સાથે ON નહીં)
- NAND (Series NMOS) preferred over NOR in VLSI
- FPGA=Prototyping/Flexible | ASIC=Mass production/Fast
- VHDL = Entity(interface) + Architecture(functionality); 3 styles: Dataflow/Behavioral/Structural
- Moore's Law = Transistors double every 18-24 months
- Gujarat semiconductor hubs 2026 = Dholera (Tata-PSMC fab) + Sanand (Kaynes, CG Semi, Micron OSAT)